PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-308683

(43) Date of publication of application: 02.11.2001

(51)Int.CI.

H03H 11/04

(21)Application number: 2000-117040

(71)Applicant: ASAHI KASEI MICROSYSTEMS KK

(22)Date of filing:

18.04.2000


(72)Inventor: ADACHI TOSHIO

SHINNO YOSHIHIRO

(54) Gm-C FILTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a filter having desired characteristics which has no fluctuation over the entire temperature range as well as at the temperature at which frequency characteristic adjustment is made. SOLUTION: Mismatching ΔVth between the threshold of MOSFET M1 of a mater circuit 50 and that of MOSFET M2 of a slave circuit 51 are eliminated with a variable voltage generating circuit E. This enables adjustment to be made so that the filter cut-out frequency fc is set to an ideal value thus realizing characteristics of a filter of which the fc does not fluctuate over the entire temperature ranges as well as at the temperature for adjustment.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特第2001-308683 (P2001-308683A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.

設別記号

FΙ

テーマコード(参考)

H03H 11/04

H03H 11/04

H 5J098

審査請求 未請求 請求項の数3 OL (全 12 頁)

(21)出願番号	特蘭2000-117040(P2000-117040)	(71) 出願人	594021175
•			旭化成マイクロシステム株式会社
(22) 出顧日	平成12年4月18日(2000.4.18)		東京都新宿区西新宿三丁目7番1号
	•	(72)発明者	安建一數男
			神奈川県厚木市岡田3050番地 旭化成マイ
			クロシステム株式会社内
	•	(72)発明者	新野 芳浩
			神奈川県厚木市岡田3050番地 旭化成マイ
			クロシステム株式会社内
	••	(74)代理人	100077481
			介理士 谷 義一


最終頁に続く

(54) 【発明の名称】 Gm-Cフィルタ

(57)【要約】

【課題】 周波数特性調整時の温度だけでなく全ての温 度域においても温度変動のない所望の特性を有するフィ ルタを提供すること。

【解決手段】 マスター回路50のMOSFETM1 と、スレープ回路51のMOSFETM2間でのしきい 値のミスマッチΔVthを、可変電圧生成回路Eによっ て解消する。これによってフィルタのカットオフ周波数 f cを理想値になるように調整し、調整時の温度のみな らず全ての温度領域に亘ってfcが変動しないフィルタ 特性が得られる。



【特許請求の範囲】

【請求項1】 Gmアンプおよび容量からなる第1のGm-Cフィルタ回路を備え、当該フィルタ回路の周波数特性を自己調整するためのフィルタ調整用基準信号を生成し出力するマスター回路と、

Gmアンプおよび容量からなる第2のGm-Cフィルタ 回路を備え、前記フィルタ調整用基準信号に応じたフィ ルタ特性を呈するスレーブ回路と、

前記マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して前記第1および第2のGm-Cフィルタ回路のいずれかに供給することによって、前記第2のGm-Cフィルタ回路の周波数特性を制御する可変電圧生成手段とを具えたことを特徴とするGm-Cフィルタ。

【請求項2】 請求項1において、

前記可変電圧生成手段は、前記第1および第2のGmー Cフィルタ回路の前記フィルタ調整用基準信号の入力手 段間のミスマッチを解消するように前記フィルタ調整用 基準信号に直流信号を加算することを特徴とするGmー Cフィルタ。

【請求項3】 請求項1または2において、

前記可変電圧生成手段は、温度補償された直流信号を生成することを特徴とするGm-Cフィルタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、Gm-Cフィルタに関するものである。

[0002]

【従来の技術】図1は従来のGmーCフィルタの回路図であり、1はGmーCフィルタを含むPLL回路を構成するマスター回路、2は上記GmーCフィルタと同構成のGmーCフィルタからなるスレーブ回路である。マスター回路1は、入力された基準クロックに基づいて位相ロックされた制御信号(直流信号)を出力し、同回路1内のGmーCフィルタおよびスレーブ回路2内のGmーCフィルタにフィルタ特性制御のための信号として供給する。

【0003】このスレーブ回路のフィルタ特性(実特性)は、図2に示すように、マスター回路およびスレーブ回路のGm素子間の相対誤差に起因するフィルタ特性の目標値(理想値)からの誤差が大きいという欠点がある。

【0004】また、図3は、従来の他のGm-Cフィルタの回路図であり、上記図1のフィルタの欠点を解消するため、マスター回路1から生成される制御信号を調整回路3で(微)調整して実特性を理想特性に近づけている。これによって、マスター回路およびスレープ回路のGm索子間ばらつきの影響がないフィルタが実現できる。しかし、Gm索子間ばらつきを調整回路3によって解消することができても、温度によって、フィルタ特性

が変化することがあり、このため、調整回路3によって 調整しても、調整時と異なる温度環境下では、必要な性 能が得られなくなってしまうという問題がある。

【0005】図4は、上記図3のフィルタの欠点を解消するための従来のさらに他のGm-Cフィルタの回路図であり、10はGmアンプおよび容量からなるフィルタ回路を含んだPLL回路(マスター回路)、11はGmアンプおよび容量からなるGm-Cフィルタ回路、12は温度補正用電流源、13は加算器、14はDC電流源、16PLL回路(マスター回路)10によって生成される基準電流の出力線路である。

【0006】図5は、図4に示した加算器13と、GmーCフィルタ回路11に含まれているGmアンプの具体的な回路例を示している。本図において、17~21はMOSFETであり、これらによってGmアンプ26を構成している。27および28はGmアンプ26の入力端子、29および30はGmアンプ26の出力端子である。また、22はMOSFETであって、マスター回路10、温度補正用電流源12、DC電流源14からの出力電流を加算するための加算器13として動作すると共に、MOSFET21と併せてカレントミラー回路を構成し、加算電流をMOSFET21に供給する。

【0007】Gmアンプ26のGm値は入力MOSFE T19および20のGm値で決まる。このため、電流を 増加させればGm値は増加し、電流を減少させればGm 値は減少するようになる。

【0008】いま、図4において、仮に温度補正用電流 源12、加算器13、DC電流源14がない場合に、回 路素子の配置に起因してGm-Cフィルタのカットオフ 周波数が図6の曲線40に示されるように高温側で増 加、低温側で減少するものとする。そこで、出力電流値 が高温側で減少、低温側で増加するような温度補正用電 流源12から生成される電流と、PLL回路 (マスター 回路) 10から生成される電流とを加算器13によって 加えた電流をGm-Cフィルタ回路11に供給すること により、Gm-Cフィルタのカットオフ周波数は、低温 側では加算される電流値が高温側よりも大きいため、図 6の曲線41に示されるように低温側ではカットオフ周 波数がより高くなるように補正され、結果として、温度 に対して変動の小さい特性のフィルタが得られる。従っ て、DC電流源14によって生成される電流を加算器1 3を介して加算することにより、カットオフ周波数の温 度特性が曲線42のように所望の特性に近づくようにな る。

【0009】このように、Gm-Cフィルタ(図4)は、全温度範囲に亘ってほぼ所望通りの特性を有することができる。

【0010】なお、上記の補正用電流の値は湿度ドリフト量が予測可能でない場合は、LSIを製造した後に、トリミングまたはレジスタ書き込み等の手法によって調

整できる。

【0011】図7は、図4に示した温度補正用電流源1 2の回路例を示す。本図において、33はオペアンプ、 34は抵抗値がRである抵抗、35~37はMOSFE T、38は出力電流i2を出力するための出力電流端

$$i 2 = V_{ref} / R$$

ここで、抵抗34は、LS1においては通常ポリシリコ ン、または拡散層によって形成されることが多いが、い ずれの場合にも基本的にはシリコン材料から形成されて おり、これらの抵抗は高温側で抵抗値が大きくなるとい う挙動を示す。従って、出力電流値 i 2 は高温側では減 少し、低温側で増加することになる。

【0013】このような温度特性を有する電流源を用い ることで、図5に示したGmアンプ26のGm値を、高 温側でマスター回路10に比べて相対的に減少させるこ とができる。

[0014]

【発明が解決しようとする課題】図1に示すマスター回 路1およびスレーブ回路(Gm-Cフィルタ回路)2に 関わる制御線は、具体的には図8のように、夫々の回路

$$Gm = 2\sqrt{KI}$$

[0017] 【数2】

$$K = \frac{w \mu c_{ox}}{c 2}$$
 (3)

 $I = K (V g s - V t h)^2$

(Vthは入力MOSFETのしきい値電圧) (4)を (2) に代入すると、

$$Gm = 2 K (Vg s - V t h)$$
 (5)

すなわち、Gm値は (Vgs-Vth) に依存すること がわかる。

【0019】さらに、以下での計算をわかりやすくする ために、MOSFET (M1, M2) のサイズを同じと

I 1=K (V g s - V t h)²
I 2=K (V g s - V t h +
$$\Delta$$
V t h)²
=K (V g s - V t h)²

 $+2 K\Delta V t h (V g s - V t h) + K\Delta V t h^2$

Vthのミスマッチのない場合、電流比 I2/I1は 1であるが、ミスマッチがある場合は、以下のようにな

[0022]

【数3】

$$\frac{I2}{I1} = 1 + \frac{2\Delta V th}{V gs - V th}$$
 (8)

【0023】 (2) 式より、Gm値比、すなわちマスタ 一回路内のGmアンプのGm1とスレープ回路のそれ (Gm2) との比は、

子、39は基準電圧V---・を入力するための基準電圧入 力端子である。ここで、温度補正用電流源12の出力電 流i2は次式で表される。

[0012]

(1)

に入力される。すなわち、マスター回路で生成された制 御信号(Vgs)はマスター回路1の一部である入力M OSFET (M1) のゲートと、スレープ回路2の一部 である入力MOSFET(M2)のゲートとに夫々印加 される。制御電圧Vgsが2つのMOSFET (M1, M2) に与えられることで、M1, M2には、制御電圧 Vgsに応答した電流 I1, I2 が夫々流れる。これら の電流 I 1, I 2はマスター回路 1 0 およびスレーブ回 路11内のgmアンプのバイアス電流として用いられ

【0015】このパイアス電流とgmアンプのGm値と の間の関係は次式で求められる。

[0016]

【数1】

(2)

【0018】w, Lは入力MOSFETのチャネル幅、 チャネル長であり、μはキャリア移動度、coxは単位面 積あたりのゲート容量値、 I はGmアンプの入力MOS FETの入力電流である。

(4)

する。結果として、電流 I 1, I 2も同じ値となる。 【0020】ここで、スレープ側のMOSFETM2に Vthのミスマッチ (MOSFET (M1, M2) のV th間の誤差) AVthを入れて、M1, M2それぞれ の電流値を計算する。

[0021]

$$\frac{\text{Gm2}}{\text{Gml}} = 1 + \frac{\Delta V \text{th}}{\text{Vgs-Vth}}$$
 (9)

【0025】Gm-CフィルタはGm値が常に一定にな るように制御されている。(5)式のK値は、温度変動 があるので、Vgs-Vthも同様に温度変動があり、 -10℃~80℃の範囲では2倍程度変動する。この結 果、(9)式よりGm比は温度によって変化する。

【0026】スレープ回路(Gm-Cフィルタ)のカッ

トオフ周波数は、gm/cで与えられるので、図9に示すように、しきい値のミスマッチΔVthがない場合、

((9)式からも明らかなようにGm比は温度変動に対しても一定であり)カットオフ周波数は理想値foのままで温度に対して点線Aのように変動することはないが、ミスマッチがある場合は、実線Bのように温度に対してカットオフ周波数は変動する。

【0027】また、図3の回路においても、調整回路3

$$I 1 = K (V g s - V t h)^{2}$$

$$12 = K (Vgs - Vth + \Delta Vth)^{2}$$

調整回路3で電流ミスマッチを調整すると、調整後の電 流値は、元の電流値を一定の係数Aだけ乗算した数値に なる。

I 2' = A {K (Vgs-Vth+ Δ Vth)²} (12)

マスター回路側の電流 I 1を調整後のスレーブ側の電流 I 2との比は次のようになる。

 $\frac{I2'}{I1} = A \left(1 + \frac{2\Delta Vth}{Vgs - Vth} \right)$

【0033】すなわち、12'が11と一致するように Aを調整したとしても温度が変動して (Vgs-Vth)が変わると、12'/11は変わる。結果として温度によってフィルタ回路の周波数特性がずれるという問題は解消されない。

【0034】一方、図4に示す従来のGm-Cフィルタは、温度ドリフト量の固体毎の平均値がゼロでなく、かつバラツキが小さい場合には有効である。

【0035】しかしながら、温度ドリフト量は固体によってバラツキが大きく、図4に示す従来のGm-Cフィルタでも以下のような問題がある。

【0036】すなわち、具体的に、

Vgs-Vth=400mV (室温時、25℃)

 $\Delta V t h = 10 m V の場合について計算する。$

【0037】MOSFETは高温の場合、キャリアの移動度(mobility)が劣化するため、それを補償する電流の増加が伴う。このため、

Vgs-Vth=550mV (80℃) 程度になる。結 果として、25℃, 80℃のgm値の比(式9) は、

25°C° gm2/gm1=1+10/400=1.025

80°C gm2/gm1=1+10/550=1. 0 18

25℃と80℃の差は、0.007で0.7%程度の温度ドリフト量が見込まれる。したがって、フィルタのカットオフ周波数精度がこれ以上のものを必要とする場合は、本手法(図4)では対応しきれないという問題がある。

【0038】そこで本発明の目的は、以上のような問題 を解消したGmーCフィルタを提供することにある。 【0039】 で理想特性に適合させても、温度特性が発生する。その 理由は以下の通りである。

[0029]

[0032]

【数5】

(10)

(11)

【0030】これを式で示すと以下のようになる。

[0031]

(13)

【課題を解決するための手段】請求項1の発明は、Gmアンプおよび容量からなる第1のGm-Cフィルタ回路を備え、当該フィルタ回路の周波数特性を自己調整するためのフィルタ調整用基準信号を生成し出力するマスター回路と、Gmアンプおよび容量からなる第2のGm-Cフィルタ回路を備え、前記フィルタ調整用基準信号に応じたフィルタ特性を呈するスレープ回路と、前記マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して前記第1および第2のGm-Cフィルタ回路のいずれかに供給することによって、前記第2のGm-Cフィルタ回路の周波数特性を制御する可変電圧生成手段とを具えたことを特徴とする。

【0040】請求項2の発明は、請求項1において、前 記可変電圧生成手段は、前記第1および第2のGm-C フィルタ回路の前記フィルタ調整用基準信号の入力手段 間のミスマッチを解消するように前記フィルタ調整用基 準信号に直流信号を加算することを特徴とする。

【0041】請求項3の発明は,請求項1または2において、前記可変電圧生成手段は、温度補償された直流信号を生成することを特徴とする。

[0042]

【発明の実施の形態】図10はGmーCフィルタの回路 図であり、50はGmーCフィルタを含むPLL回路を 構成するマスター回路、51は上記GmーCフィルタと 同構成のGmーCフィルタからなるスレープ回路である。詳細は図13に示すが、マスター回路50は、入力 された基準クロックに基づいて位相ロックされた制御信号(直流信号)を出力し、同回路50内のGmーCフィルタおよびスレープ回路51内のGmーCフィルタ特性制御のための信号として供給する。Eはフィルタの周波数特性を理想値(希望値)に合うように調整す

るための可変電圧生成回路であり、これによってマスター回路50で生成された制御電圧に可変電圧生成回路Eで生成された電圧を加算したものを新たな制御電圧としてスレープ回路51に与える。仮にスレープ回路51内のGmアンプのGm値が制御電圧が高くなることで大きくなるように設定されているとした場合、可変電圧生成回路Eの電圧を高くすることでフィルタのカットオフ周波数(以下fcで表示する)は高い方向へ、また可変電圧生成回路Eの電圧を低くすることでフィルタのfcは低い方向へ調整がなされる。

【0043】具体的な調整方法として、フィルタのfcが理想値より低い場合はスレープ側のGmアンプに流れる電流値より小さいので、スレープ側のGmアンプにより多くの電流が流れるように可変電圧生成回路Eの生成電圧を調整して、最終的にフィルタのfcが理想値に最も近づくようにする。こうすると調整時点での温度において、希望のfc値が得られるだけでなく、全ての温度範囲においてもfc値は変動のないフィルタが得られる(理由は後述)。

【0044】図11は別の形態の実施例である。図10に対して可変電圧生成回路Eをマスタ回路部側に設置していることを除き、図10と同じであり、動作、効果についても図10と同じである。

【0045】さらに具体的な回路について図13を用いて説明する。点線で囲まれた151はGm-Cフィルタ、152は位相比較器、153は低域通過フィルタ(LPF)、154および155は比較器であり、151から155まで全体でマスター回路(PLL)を構成する。Gm-Cフィルタ151は161~164のGmアンプと165、166の容量から構成される。図14にGmアンプの回路図を示す。

【0046】図13において、 $Gm T > T 161 \sim 164$ および容量165、166を有するGm - C フィルタ151は、入力端子を167、出力端子を168としたとき低域通過フィルタ特性を有すると同時に、低域では位相シフトが0°、高域では位相シフトが180°、カットオフ周波数fc0ところで位相シフトが90°となる位相特性を有する。

【0047】すなわち、入力信号の周波数がカットオフ周波数 fcに一致している場合には、フィルタ入力信号およびフィルタ出力信号がコンパレータ155および154を通過し、さらに位相比較器152として機能する排他論理和回路(EXOR)を通過することにより、周波数が入力信号の2倍でかつ高レベル論理と低レベル論理のそれぞれの期間が等しくなる、いわゆるデューティ比50%の出力信号となる。このときには、位相比較器152から出力された信号を、低域通過フィルタ(LPF)として機能する積分器153を通しても、積分器153の直流出力レベルには変動はなく、位相ロック状態

が実現できる。

【0048】また、Gm-Cフィルタのカットオフ周波数が設計値fcより小さいときには、位相遅れは設計値(90°)よりも大きくなる。この結果として、位相比較器152の出力信号は高レベル論理の期間が低レベル論理期間よりも短くなるため、積分器153の出力レベルを下げる方向に動作する。そして、積分器153の出力レベルを下げる方向に動作する。そして、積分器153の出力レベルが下がったときに発生されるパイアス電圧は、すべてのGmアンプ161~164のGm値が上がるように作用する。特に、Gmアンプ162および163のGm値は、Gm-Cフィルタ151のカットオフ周波数を決定しているので、このGm値の増加に伴ってカットオフ周波数も増加することになる。

【0049】かくして、積分器153の出力レベルはフィルタ151のカットオフ周波数が設計値に等しくなる方向にシフトし、最終的に位相比較器152の出力信号のデューティ比が50%になったとき、すなわちフィルタのカットオフ周波数が設計値に等しくなったときに、積分器153の出力は一定レベルに落ちつく。また、Gm-Cフィルタ151のカットオフ周波数が設計値より大きいときにも、同様に動作して、最終的にはGm-Cフィルタ151のカットオフ周波数が設計値と等しくなり、積分器153の出力が一定レベルに落ちつく。

【0050】一方、スレープ回路を構成するGm-Cフィルタの回路構成が、仮にPLL回路156内に用いられている低域通過型Gm-Cフィルタ151と全く同じ回路構成であり、かつ、そこで用いられているGmアンプのGm値および容量値も同じであるならば、両フィルタの特性は同一になる。

【0051】一方、マスター回路で生成された制御電圧は制御線22を通して電流源として機能するMOSFET21のゲートに印加する。スレープ回路内のGmアンプも同一の構成のGmアンプが用いられており、同様にマスター回路で生成された制御電圧が電流源として機能するMOSFETのゲートに印加する。これら電流源として機能するMOSFETのみ記載した回路が図12である。

【0052】図12において、MOSFETM1、M2はそれぞれマスタ回路およびスレーブ回路の一部であると考えると、図12は図10と同一であることは容易に理解できる。前述したように、MOSFETM1、M2間でしきい値のミスマッチΔVthがあると電流ミスマッチが生じ、結果としてカットオフ周波数fcずれを引き起こす。ここで可変電圧生成回路Eによってフィルタのfcが理想値になるように調整することができる。すなわち、可変電圧生成回路Eによって、フィルタのfcを理想値になるように調整することができ、調整時の温度のみならず全ての温度領域に亘ってfcが変動しないフィルタ特性が得られる。

【0053】マスター回路、スレーブ回路ではGmアンプが夫々1個のみの場合、図12の回路が適用できるのは理解できる。マスター回路のGmーCフィルタには4個のGmアンプが用いられている。一般にスレーブ側のGmーCフイルタの次数は任意であり、Gmアンプの数も一般的に4個以上となる。その場合個々のGmアンプのGm値を調整できるようにした回路図が図15に示してある。図15の回路では、スレーブ側の個々のGmアンプのMOSFET (M1-1, M2-2, …M2-N)に独立にそれぞれの可変電圧生成回路E1~ENから世制御電圧を印加しているので正確な調整を実行することができる。この場合にも当然ながら温度変化に対して特性の変動を受けることはない。しかしながらこの場合、回路規模が大きくなるためいくつかの省略方法がある。

【0054】例えばカットオフ周波数が重要で少々特性 曲線が理想から外れても問題がないときには調整箇所は 図16のように一ケ所にしたり(すなわち、1個の可変 電圧生成回路E)、またはカットオフ周波数とQ値制御 等Gmアンプをいくつかグルーピングして可変電圧生成 回路を2~3個とすることもできる。また当然ながら図 15の可変電圧生成回路をいくつかのサブグループに区分して制御することもできる。

【0055】ここで例として、カットオフ周波数が重要な場合について説明する。例えば図13のGm-Cフィルタ151にあるような2次のフィルタの場合、フィルタのカットオフ周波数は(Gm1・Gm2)^{0.5}に比例する。但し、Gm1、Gm2はのGmアンプ162、163のそれぞれのGm値である。言い換えるとカットオフ周波数は特定のGm値の平均値に比例すると言える。

【0056】従って図16の回路のように1個の可変電圧生成回路のみで調整する方法がある。図16においてマスター回路の電流源Aとスレーブ回路の電流源Bの間に平均的にミスマッチ誤差がある場合にはGmアンプのGm値もずれるので結果としてカットオフ周波数も同様にずれることになる。

【0057】そしてこのずれの量を図16の可変電圧生成回路Eで調整することで平均的なずれを補正してカットオフ周波数もまた理想フィルタのものに合わせることができる。

【0058】このように電流源のばらつきが極端に大きくない限り図16のような回路で平均値を補正することで十分所望の特性を達成すことができる。

【0059】次に、可変電圧生成回路の別の例について 説明する。図17は、別の可変電圧生成回路E'の回路 図である。図17に示すように、可変電圧生成回路E'は、MOSFET (M1, M2)の両ゲート間に接続される抵抗素子である抵抗Rと、この抵抗Rの両端にそれ ぞれ接続され、抵抗Rに対して互いに逆向きの電流を流 す電流源60,61とからなり、電流源60,61から の電流によりその抵抗Rの両端に生ずる電圧が、温度により変動しないようにしたものである。

【0060】なお、この別の可変電圧生成回路E'では、電流源60および電流源61の電流値の大きさを変えたり、それぞれの電流の向きを逆転させたりして抵抗Rの両端の電位差の大きさや向きを変えることでき、これにより、MOSFET (M1, M2)間の電位を適宜調整して、ミスマッチ電圧 ΔV thを打ち消すことができる。

【0061】次に、図17に示す電流源60,61の具体的な構成について、図18を参照して説明する。電流源61は、図18の(a)に示すように、ボルテージ・ホロワを構成するオペアンプ62と、抵抗素子であり抵抗Rと同じ材料からなる抵抗R0と、P型のMOSFET(Q1,Q2)とから構成されている。

【0062】オペアンプ62は、その一入力端子に基準 電圧Vrefが印加されるようになっており、その出力 端子がMOSFET(Q1,Q2)の各ゲートに接続さ れてカレントミラーを構成している。MOSFETQ1 のソースは電圧源Vppに接続され、そのドレインが抵抗 R0を介して接地されている。そのドレインと抵抗R0 の共通接続点は、オペアンプ62の十入力端子に接続さ れている。MOSFETQ2は、そのソースが電圧源V ppに接続され、そのドレインが出力端子となり、抵抗R やMOSFET(M2)のゲートに接続されている。

【0063】電流源60は、図18の(b)に示すように、ボルテージ・ホロワを構成するオペアンプ63と、抵抗素子であり抵抗Rと同じ材料からなる抵抗R0と、P型のMOSFET(Q3,Q4)と、N型のMOSFET(Q5,Q6)から構成されている。

【0064】オペアンプ63は、その一入力端子に基準 電圧Vrefが印加されるようになっており、その出力 端子がMOSFET(Q3,Q4)の各ゲートに接続さ れてカレントミラーを構成している。MOSFETQ3 のソースは電圧源Vppに接続され、そのドレインが抵抗 R0を介して接地されている。そのドレインと抵抗R0 の共通接続点は、オペアンプ63の十入力端子に接続さ れている。MOSFETQ4は、そのソースが電圧源V ppに接続され、そのドレインがNMOSFETQ5のド レインに接続されている。NMOSFETQ5とQ6は カレントミラーを構成しており、NMOSFETQ6 (60)のドレインが出力端子となり、抵抗RやMOS

(00) のトレインが田力端すどなり、抵抗RやMOS FET (M1) のゲートに接続されている。 【0065】ここで、オペアンプ62,63や抵抗R0 が電圧・電流変換手段を構成し、MOSFETQ2,Q

6などが電流生成手段を構成する。このような構成からなる電流源60,61では、ボルテージホロワからなるオペアンプ62,63の働きにより、抵抗R0の印加電圧が、オペアンプ62,63の一入力端子に印加される基準電圧Vrefとなるように制御される。このため、

抵抗R0に流れる電流 i r e f は、次の(14)式となる。

[0066]

i re f = V re f / R0 (14)

また、MOSFETQ2, Q6に流れる電流iref1 は、抵抗R0に流れる電流irefに等しくなる。従って、電流iref1は、基準電圧Vrefの制御により 制御でき、その電流iref1を図17に示す電流源6 0,61の電流1Bとして使用すれば、電流源60,6 1を基準電源Vrefにより制御できる。

【0067】ところで、抵抗R0を図17の抵抗Rと同じ材料から作る場合には、その絶対値は製造時の形成条

VB=IB×R=A×(R/R0)×Vref

電流IBは、MOSFET (Q1, Q2) やMOSFE TQ3, Q4およびQ5, Q6のトランジスタサイズ比できまるので、このサイズ比を可変することにより可変でき、その結果、電圧VBが可変できる。式(14) からもわかるように、抵抗比R/R0は温度に関係なく一定であるので、図17、図18の回路によって温度依存のない直流信号が達成できる。

【0070】そこで、電流IBを可変する電流可変回路 の構成について、図19を参照して説明する。この電流 可変回路は、図18のMOSFETQ2のサイズを変更 するために、MOSFETQ2, Q6を図19の

(a), (b) に示すようにサイズの異なる複数のMO SFETQ7 \sim Q10, Q11 \sim Q14で構成し、これらのMOSFETをスイッチSW1 \sim SW4, SW5 \sim SW8で選択して電流iref1を可変することにより、電流 I Bを可変するようにしたものである。

【0071】さらに詳述すると、MOSFETQ7~Q10はP型とし、MOSFETQ11~Q14はN型とし、例えばその各サイズは1,2,4,8というように2のべき乗の関係になっている。また、MOSFETQ7~Q100各ゲートは、オペアンプ62の出力端子に接続され、その各ソースは電圧源Vppに接続されている。さらに、MOSFETQ3~Q6の各ドレインは、スイッチSW1~SW4を介して抵抗Rに接続される。同様にMOSFETQ11~Q14のソースは接地され、ドレインはスイッチSW5~SW8を介して抵抗Rに接続され、ドレインはスイッチSW5~SW8を介して抵抗Rに接続され、ゲートは、MOSFETQ5のゲートに接続される。

【0072】このような構成からなる電流可変回路では、MOSFETに接続されるスイッチSW1~SW4,SW5~SW8の切換えにより、電流IBは0~15までの16ステップの調整が可能である。スイッチSW1~SW4,SW5~SW8の切換えは、スイッチSW1~SW4,SW5~SW8のオン・オフ状態を例えばレジスタにあらかじめ記憶しておき、これによりスイッチSW1~SW4,SW5~SW8のオン・オフを行えば、電流IBを可変して電圧VBを調整できる。

件によってばらつくが、製造プロセスや温度に無関係にその抵抗比R/ROが一定となる。また、電流iref1は、MOSFET(Q1, Q2)のサイズが同一の場合にはiref1=irefとなり、MOSFETQ2のトランジスタサイズがMOSFETQ1のトランジスタサイズのA倍の場合には、iref1=A×irefとなる。

【0068】そこで、電流iref1を電流IBに使用した場合に、その電流IBによって抵抗Rの両端に発生する電圧VBは、(14)式を参照して次の(15)式のようになる。

[0069]

Vref (14)

【0073】電流源60,61を入れ替えて接続すれば、発生する電圧の向きを替えることが出来る。

[0074]

【発明の効果】以上説明したように本発明によれば、マスター回路から出力されたフィルタ調整用基準信号に直流信号を加算して第1および第2のGm-Cフィルタ回路のいずれかに供給して、第2のGm-Cフィルタ回路の周波数特性を制御することによって、調整時の温度だけでなく全ての温度域においても温度変動のない所望の特性を有するフィルタが提供できる。また本発明は任意の点の温度において調整を実行するのみで温度性能を調整できるので時間的、経済的効果があるだけでなく、例えばLSIの出荷検査にきわめて有効である。

[0075]

【図面の簡単な説明】

【図1】従来のGmーCフィルタの回路図である。

【図2】同GmーCフィルタのフィルタ特性を示す図である。

【図3】従来の他のGm-Cフィルタの回路図である。

【図4】従来のさらに他のGm-Cフィルタの回路図で ある

【図5】図4の回路の一部詳細を示す図である。

【図6】Gm-Cフィルタの温度に対するカットオフ周 波数特性を示す図である。

【図7】温度補正用電流源の回路図である。

【図8】図1の回路の一部詳細を示す図である。

【図9】カットオフ周波数特性を説明する図である。

【図10】本発明の実施形態の回路図である。

【図11】本発明の他の実施形態の回路図である。

【図12】図10の一部詳細を示す図である。

【図13】マスター回路の詳細を示す図である。

【図14】 Gmアンプの回路図である。

【図15】本発明のさらに他の実施形態の回路図であ ろ.

【図16】本発明のさらに他の実施形態の回路図である。

【図17】可変電圧生成回路を示す図である。

【図18】 (a), (b) は電流源の具体例をそれぞれ 示す回路図である。

【図19】(a), (b) は電流 I Bを可変する電流可変回路をそれぞれ示す図である。

【符号の説明】


50 マスター回路


51 スレーブ回路


E 可変電圧生成回路




【図2】









[図13]



【図16】



【図15】




Vgs (図17) (図18) (ZEPA) (

(a)

Q7 Q8 Q9 Q10

SW1 SW2 SW3 SW4



フロントページの続き

F ターム(参考) 5J098 AA03 AA11 AB02 AB03 AB07 AB08 AB11 AB15 AB16 AC02 AC21 AD06 AD18 CA02 CB01 CB08